CLIPPEDIMAGE= JP360163528A

PAT-NO: JP360163528A

DOCUMENT-IDENTIFIER: JP 60163528 A

TITLE: DATA WAVEFORM SHAPING CIRCUIT

PUBN-DATE: August 26, 1985

INVENTOR-INFORMATION:

NAME

AKIYAMA, MAKOTO

ASSIGNEE-INFORMATION:

NAME

MATSUSHITA ELECTRIC IND CO LTD

COUNTRY N/A

APPL-NO: JP59020227

APPL-DATE: February 6, 1984

INT-CL (IPC): H03K005/01;G11B020/10

US-CL-CURRENT: 327/166

#### ABSTRACT:

PURPOSE: To make the circuit resistant to temperature and aging changes and to attain ease of change of a response frequency by providing a comparison means having a reference level terminal comparing a level of an input signal and processing digitally an output of the comparator means to feed back the result to a reference level terminal.

CONSTITUTION: An EFM input signal fin inputted to a comparator 1 is compared with a reference voltage Vr and waveform-shaped and converted into a digital signal having two level states of H/L. An up-down counter 2 counts up a clock signal fck when a terminal UD is at H level and counts down it when at L level. The count value is stored in a latch circuit 4 just before a prescribed timing by an output of a pulse generating circuit 3 inputted to a terminal S and the sotred value is updated at each period of the timing pulse T. The output of the circuit 4 is fed back to the comparator 1 via a DA converter 5. Thus, the circuit is made resistant to temperature and aging changes and the change of

the response frequency is attained easily.

COPYRIGHT: (C) 1985, JPO&Japio

# 19日本国特許庁(JP)

⑩ 特許出願公開

# 母 公 開 特 許 公 報 (A) □ 昭60 - 163528

@Int\_Cl.\*

識別記号

庁内整理番号

❷公開 昭和60年(1985)8月26日

H 03 K 5/01 G 11 B 20/10 6942-5 J 6733-5D

審査請求 未請求 発明の数 1 (全4頁)

❷発明の名称 データ打抜き回路

②特 顧 昭59-20227

良

❷出 顧 昭59(1984)2月6日

砂発明者 秋山

門真市大字門真1006番地 松下電器產業株式会社内

⑪出 願 人 松下電器產業株式会社 門真市大字門真1006番地

砂代 理 人 弁理士 中尾 敏男 外1名

明 細 1

1、発明の名称

データ打抜き回路

## 2、特許請求の範囲

3、発明の詳細な説明

産業上の利用分野

本発明はコンパクトディスクブレーヤ・ディッタルオーディオテーブレコーダ等に用いることの 出来るデータ打抜き回路に関するものである。

# 従来例の構成とその問題点

従来のコンパクトディスクブレーヤで用いられるBPM(B-14変換)信号の打抜き回路では、例えば入力データをC-MOSゲート等で構成される増幅器で数段増幅して破形を飽和させ、その飽和出力を積分して直流電圧に変換し、その直流電圧を入力初段のパイアス回路に帰還して、データ打ち抜き後の波形の直流成分がほぼっとなる様に動作させるものであった。

しかし、との従来の方式は増幅素子のパラッキによってはパイプス回路の定数を調整する必要性が生じたり、また温度変化や経時変化も問題となる可能性があった。さらには積分のためのコンデンサが必要なため回路全体のIC 化は難かしく、また入力データの状態に応じて、このデータの打抜き回路の応答周波数も可変するのが面倒であった。

### 発明の目的

本発明の目的は温度や経時の変化に強く、また 調整も不要で、しかも応答周波数の変更も簡単な ディジタル方式によるデータ打抜き回路を提供す ることである。

#### 発明の榕成

より、温度や経時の変化に強く、また調整も不要 で、しかも応答周波数の変更も簡単に出来るもの である。

#### 突施例の説明

第1図は本発明の実施例を示すプロック図で、 1 は入力信号 finをデジタルパルスに変化するた めのコンパレータ、2はQ,からQn までのnヒ ットの出力端子と、内部状態を設定するブリセッ ト端子Sと、助作モートの散定端子UD、および カウントクロック入力端子CKをもつアップダウ ンカウンタである。アップダウンカウンタ2仕タ イミングパルスTの入力直後にワンショットパル スを発生するパルス発生回路3の出力パルスによ って内部状態がプリセットされ、UD端子の入力、 すなわちコンパレータ1の出力レベルが"1"の 時はアップカウンクとして効作し、コンパレータ 1 の出力レベルが" O "の時はダウンカウンタと して動作する。4はアップダウンカウンタ2の出 力を上記タイミングパルス『の入力時点で記憶す るためのラッチ回路で、ラッチ回路4の出力はデ

ィジタルーアナログ変換器(以下、DA変換器という) 5 化 L って直流電圧化変換されてコンパレータ 1 の比較のための基準電圧端子  $V_{\mathbf{r}}$  化帰還される。

第2図は本発明によらないで、単純にコンパクトディスクプレーヤの光学ピックアップの検出出力を一定の塩圧レベル Vt を基単として、放形登形(データ打抜き)する場合の入力放形のエンペローブ(点額で示す)と基単レベルの関係を示す図である。

り、その結果、正しい情報の再生が可能となって いろ

第3図(b)は第2図のBの部分の拡大で、入力のBFM信号が、ディスク上の情報の欠落やゴミ等によって、振幅が成少するとともに大きな直流変効をともなった場合を示す。この場合、基準レベルマt は一定のため、結果として窒形された信号の"H"レベルの平均時間が非常に短くなり、また逆に"L"レベルの平均時間が非常に短くなって逆に"L"レベルの平均時間が非常に短くなって本来の記録時の波形が再現できず、正しく情報が検出できなくなる状態を示している。

第4図は第1図に示す本発明の実施例の効作を 説明するための被形図で、入力信号の振鶴と直流 成分の変効に応じて、比效のだめの基準レベル▼<sub>r</sub> が変わり、第5図に示す第4図のCの部分の拡大 図の様に、正確に波形を再生することが出来ることを示している。

次に第1図によって、その動作をより具体的に 説明する。コンパレータ1に入力されるBFB入 力信号 $I_{11}$ は基準なE $V_{T}$ と比較されて放形整形

され、" H "," L "の2レベル状態をもつディ ジタル信号に変換される。アップダウンカウンタ 2は、UD端子が"H"レベルの時はアップカウ ンタ . " L "レベルの時はダウンカウンタとして 制御されて、クロック信号fcgをカウントするた め、タイミングパルスTの1周期 τ の終り時点ご とに、その1周期間にコンパレータ1が" H "レ ベルとなった時間の合計と、" L "レベルとなっ た時間の合計の差を、クロック『azのカウント結 果として出力する。すなわち入力信号が正常に打 抜かれた時は、コンパレータ1の1周期で内での " H "レベル時間と" L "レベル時間は等しくな って、その結果、アップダウンカウンタ2のクロ ック『oxのアップカウント数とダウンカウント数 は等しくなって、1周期፣の終り時点でのアップ ダウンカウンタ2の状態はブリセット状態と等し くたる。通常、このアップダウンカウンタ21C対 する初期のプリセット値はコンパレータ 1 の基準 **竜圧が、コンパレータ1の" H "レベルと" L "** ンベルの兄の値になる値に設定することにより、

アップダウンカウンタ2のカウント値は、ブリ セット端子Sに入力されるパルス発生回路3の出

最適な打抜き特性を得ることができる。

力によって初期値のブリセット(またはリセット) の直削にラッチ回路4に記憶されるため、タイミ ングバルスTの1周期ごとにその値が更新されて いく。とのラッチ回路 4 のディジタル出力は D A 変換器5によってアナログ電圧に変換され、その 電圧はコンパレータ 1 の比較電圧として帰還され る。この覚圧は先に述べた基準覚圧 Vr となり、 この値で入力信号 finを比較して波形整形する帰 愛回路を構成する。 すなわち、この打抜き回路は タイミングパルスTごとに1周期 τ だけずれた入 力信号情報によってコンパレータ1の比較のため の基準レベル▼』を制御して、常にコンパレータ 1 の出力波形の" H "レベルと" L "レベルの平 均の比率を等しくして、再生信号の直流成分が O となる様に動作する。

データ打抜きの応答速度は、一般に速いほど良 く、それはタイミングパルスのTの周波数によっ

て决定されるが、つまりTの周波数が高いほど応 答周波数は高くなるが、例外的な場合もあり、例 えは、コンパクトディスクブレーヤにおいて、曲 目のサーチの情報を得るためにピックアップ手段 を髙速移動させて、その横ぎるトラック数をカウ ントする場合などは、むしろ打抜きの応答速度を 逆に非常に遅くして、ピックアップ手段の出力が 乱れても安定にトラッククロス情報を得ることが 出来るように構成する場合もある。この場合はタ イミングパルスTの周波数を低くすることにより 非常に簡単に実現することが出来る。

従来のデータ打抜き回路では、以上の動作で説 明した入力信号の直流成分の変動や振幅変動によ るコンパレータの基単電圧の削御を、多段のC― NOSゲートによるアナログ的増幅器と積分のた めの時定数回路、および浪算増幅器等で行なって いたが、この場合、比较的大きな容量のコンデン サヤアナログ増幅器が必要となり、経時変化や温 度変化に対する問題もあり、さらにはICとして 1チップ栫成とすることは不可能であった。

また第2図,第3図で説明した様に、波形整形 のための差単電圧が一定のものは、入力信号のさ さいなレベル変動によって情報再生が不可能とな り問題外であった。

#### 発明の効果


以上述べたように本発明のデータ打抜き回路は、 ディジタル樽成であるため、温度や経時の変化に、 強く、また調整も不要で、じかも応答時間の変更 も簡単であるというすぐれた効果をもつものであ る。


# 4、図面の簡単な説明


第1 図は本発明のデータ打抜き回路の一実施例 を示すブロック図、第2図,第3図(a),(b)は本発 明を用いない場合のデータ打抜きの効作を説明す るための放形図、第4図,第5図は本発明による データ打抜き勁作を説明するための波形例図であ る。


1 ……コンパレータ、2 …… アップダウンカウ ンタ、3……パルス発生回路、4……ラッチ回路、 6 ····· D A 変換器。

第 2 78










莲 4 网



第 5 四

